Sign In
Register
Help
| Topic | Started By | Stats | Last Post Info | |
|---|---|---|---|---|
 |
!
Lattice Software
Diamond, Classic, iCEcube2 и пр. |
Stewart Little  |
|
|
|
!
Редакторы HDL
альтернатива |
zorromen |
|
|
|
!
QUARTUS, MODELSIM
Проект по переводу документации |
aosp |
|
|
 |
Quartus Prime v18.1
Вышел, сливаем! |
Stewart Little |
|
|
|
Конфигурация IP Core Altera для QSYS в зависимости от параметров
|
xxxmatrixxx |
|
|
|
DELTA DESIGN
Отважные инженеры из России |
Мур |
|
|
|
QustaSim от Intel
|
Muscat |
|
|
|
Lattice Diamond первый проект.
|
skripach |
|
|
|
GateLevel Simulation
Quartus 13.1 + Altera ModelSim |
TamRazZ |
|
|
|
Китайские ПЛИС
чисто китайские ПЛИС и средства разработки к ним - без экспортных огра |
irinamiros |
|
|
|
Драйвер для Platform USB cable II
W8 |
addi II |
|
|
|
Нужно HDL конвертнуть в графику
|
Kluwert |
|
|
|
niosii external boot
Как сформировать "распакованный" бинарный файл |
R6L-025 |
|
|
|
Вопрос по SlickEdit
|
_Anatoliy |
|
|
|
где Quartus хранит название загрузочной микросхемы?
|
wolfman |
|
|
|
NIOS не стартует при запуске с EPCQ с шифрованием
если не использовать шифрование, то все ок |
Burenkov Sergey |
|
|
|
Сгенерировать сигналы из signaltab
|
maxis |
|
|
|
Автоматизация работы с SignalTap
такя боль, такая боль ... SignalTap - usability 7:0 :( |
RobFPGA |
|
|
|
PLL от Cyclone 10 LP не моделируется в Modelsim
не выход в состояние locked |
AVR |
|
|
|
Релиз Intel Quartus Prime 17.1
|
goodsoul |
|
|
|
Констрейны выходного порта RGMII
|
_Anatoliy |
|
|
|
Особенности ModelSim
и сопутствующие вопросы |
Vengin |
|
|
|
Quartus II: как создать мегафункцию на VHDL?
для проекта, выполненного схемотехникой |
vat |
|
|
|
помощь
библиотека для поддержки квартусом циклон4 |
Maverick |
|
|
|
Составное имя сигнала
Запись составного имени сигнала в xdc |
Anton1990 |
|
Forum Legend
- New Replies
- No New Replies
- Hot Topic (New)
- Hot Topic (No New)
- Poll (New)
- Poll (No New)
- Locked Topic
- Moved Topic