Форум разработчиков электроники ELECTRONIX.ru: Форум разработчиков электроники ELECTRONIX.ru -> Языки проектирования на ПЛИС (FPGA)

Jump to content

  • (118 Pages)
  • +
  • 1
  • 2
  • 3
  • Last »
  • You cannot start a new topic
Языки проектирования на ПЛИС (FPGA)(Mark this forum as read)
  Topic Started By Stats Last Post Info
Hot Topic (New) !   Icon Attachments Документация на System Verilog
Сбор документации на SVerilog. И обсуждение тонких моментов синтаксиса
dimasen Icon
  • 268 Replies
  • 77 487 Views
New Replies !   Icon Ссылки на готовые описания модулей на форуме
все в одном документе/ветке форума
Maverick Icon
  • 24 Replies
  • 16 862 Views
Hot Topic (New) !   Icon Attachments Языки описания свойств аппаратуры
PSL/Sugar, SystemVerilog, OVL
CaPpuCcino Icon
  • 49 Replies
  • 34 141 Views
Hot Topic (New) !   Icon Attachments FAQ по языкам описания аппаратуры makc Icon
  • 138 Replies
  • 51 965 Views
Hot Topic (New) !   Icon Attachments xHDL. Хрестоматия для начинающих :)
Начинаем изучать xHDL
Murr Von Kater Icon
  • 59 Replies
  • 51 292 Views
Hot Topic (New) !   Icon Attachments Перевод стандарта SystemVerilog IEEE Std 1800-2009 на русский язык
Народный проект
Vadim Icon
  • 80 Replies
  • 32 428 Views
New Replies Icon Низкоуровневая верификация TCP/IP стека в FPGA
правила/софт/библиотеки/скрипты
RobFPGA Icon
  • 2 Replies
  • 147 Views
New Replies Icon Как правильно написать task automatic на System Verilog
ругается
Koluchiy Icon
  • 3 Replies
  • 151 Views
Hot Topic (New) Icon Attachments FEC на ПЛИС
пиарю красоту SV
des00 Icon
  • 156 Replies
  • 29 163 Views
New Replies Icon Правильное объявление pll Sprite Icon
  • 2 Replies
  • 216 Views
New Replies Icon Десятичное представление сигнала Jenya7 Icon
  • 14 Replies
  • 485 Views
New Replies Icon как передать generic из вхдл в схематик? GAYVER Icon
  • 4 Replies
  • 290 Views
New Replies Icon Attachments SMI протокол на VHDL Jenya7 Icon
  • 5 Replies
  • 555 Views
New Replies Icon Attachments Проблема с комментариями Quartus II
Комментарии отображаются вопросами
Ensider Icon
  • 8 Replies
  • 1 281 Views
New Replies Icon описание машины состояний Evgeny72 Icon
  • 3 Replies
  • 1 032 Views
New Replies Icon новичок, string
ошибка в коде
nomerlin Icon
  • 14 Replies
  • 969 Views
New Replies Icon Attachments Вопрос по передаче параметра в процедуру на VHDL DSIoffe Icon
  • 5 Replies
  • 1 303 Views
New Replies Icon компактная запись парралельного однотипного действия dimone Icon
  • 10 Replies
  • 2 892 Views
New Replies Icon Вопрос по работе CASE в Verilog
CASE в Verilog
jurist Icon
  • 11 Replies
  • 1 917 Views
New Replies Icon clock LED (verilog) demsp Icon
  • 13 Replies
  • 2 807 Views
New Replies Icon Attachments UVM port export
направление
AVR Icon
  • 13 Replies
  • 2 798 Views
Hot Topic (New) Icon Attachments FIFO на VHDL Jenya7 Icon
  • 29 Replies
  • 2 697 Views
New Replies Icon Attachments Cyclone III, констрейны Sprite Icon
  • 14 Replies
  • 2 421 Views
New Replies Icon Задержка сигнала на Verilog sidy Icon
  • 6 Replies
  • 2 398 Views
New Replies Icon Как правильно записать констрейны интерфейса АЦП с ПЛИС limbast Icon
  • 6 Replies
  • 2 235 Views
  • (118 Pages)
  • +
  • 1
  • 2
  • 3
  • Last »
  • You cannot start a new topic